

2020年8月17日

先端システム技術研究組合
国立大学法人東京大学
凸版印刷株式会社
パナソニック株式会社
株式会社日立製作所
株式会社ミライズテクノロジーズ

**データ駆動型社会の実現に向け
先端システム技術研究組合（略称ラース）設立**

【概要】

国立大学法人東京大学（以下 東京大学）、凸版印刷株式会社（以下 凸版印刷）、パナソニック株式会社（以下 パナソニック）、株式会社日立製作所（以下 日立製作所）、株式会社ミライズテクノロジーズ（以下 ミライズテクノロジーズ）は、2020年8月17日に、「先端システム技術研究組合（略称ラース、以下 Raasと表記（注1））」（理事長 黒田 忠広 東京大学大学院工学系研究科附属システムデザイン研究センター長 教授）を設立します。

Raasは、データ駆動型社会を支えるシステムに必要な専用チップ（注2）のデザインインプラットフォームを構築し、オープンアーキテクチャ（注3）を展開することで、専用チップの開発効率を10倍高めます。さらに、3次元集積技術を研究開発し、最新の7nm CMOS（注4）で製造したチップを同一パッケージ内に積層実装することで、エネルギー効率を10倍高めます。

【背景】

デジタルトランスフォーメーション（注5）の実現の鍵を握るのが、フィジカル空間（現実空間）とサイバー空間（仮想空間）をシームレスに繋ぐデータの活用です。すなわち、IoT（注6）デバイスでセンシング（注7）したデータを5G（注8）で集め、AIで高度な分析を加えてサービスとして提供する、データ駆動型社会を支えるシステムが求められます。

デジタル技術は、プラットフォーム（注9）で発展・普及するため、従来のコストパフォーマンスに加えて、タイムパフォーマンスが重要になります。すなわち、安く高性能であるだけでなく、早く提供することも重要です。専用チップを最先端プロセスで製造すると高い性能を得ることができますですが、開発には多大な費用と年月を要することが課題でした。

【事業の概要】

東京大学、凸版印刷、パナソニック、日立製作所、ミライズテクノロジーズは、経済産業省の認可を得て、2020年8月17日に「先端システム技術研究組合(RaaS)」を設立しました。

RaaSの研究開発目標は、専用チップの開発効率を10倍高め、同時に、エネルギー効率を10倍高めることです。開発効率を高めるために、専用チップを素早く設計できるアジャイル設計手法（注10）を研究開発し、オープンアーキテクチャを開発します。また、エネルギー効率を高めるために、3次元集積技術（注11）を研究開発し、世界のメガファウンドリ（注12）で7nm CMOSで製造したチップを同一パッケージ内に積層実装します。たとえば、複数のSRAMチップを3次元集積してDRAM並みに大容量の積層SRAMを実現します。タイミング設計の難しいDRAMに代えて積層SRAMを用いることにより、コンピュータを用いた自動設計で設計効率を改善します。さらに、積層SRAMと専用チップを同一パッケージ内に積層実装することで、エネルギー効率を改善します。

このデザインプラットフォームを活用して、各組合員は自らが実現したいシステムを開発して事業化します。

【体制】

RaaSは、東京大学、凸版印刷、パナソニック、日立製作所、ミライズテクノロジーズ（株式会社デンソーとトヨタ自動車株式会社が次世代の車載半導体の研究および先行開発を行なう目的で2020年4月に設立した合弁会社）の5組合員で活動を開始します。各社の事業領域（ドメイン）で求められるシステムをテーマに、デザインプラットフォームを共同で研究開発します。加えて、半導体産業界のエコシステムを支えるファブレスSoC事業会社（株式会社ソシオネクストなど）やEDAベンダーがこの活動を支援します。

【期待される成果】

誰でも専用チップを素早く設計でき最先端半導体技術で製造できるようにします。すなわち、シリコン技術を民主化します。

【ホームページ】

<https://raas-cip.org>

【本件問合せ先】

東京大学大学院工学系研究科 附属システムデザイン研究センター (d.lab)

センター長 黒田 忠広（くろだ ただひろ）

TEL : 03-5810-1645、 E-mail : kuroda@dlab.t.u-tokyo.ac.jp

【用語の説明】

(注1) R a a S

先端システム技術研究組合の英語名の Research Association for Advanced Systems の頭文字を繋げて作った略語。半導体を部品（製品）としてではなく、システムの中核知識（サービス）として提供することを標榜し、サービスとしての研究（Research as a Service）のようにラースと読む。

(注2) 専用チップ

特定（もしくは専用）の機能を実現するための集積回路のこと。

(注3) オープンアーキテクチャ

設計や仕様などの全部または一部をオープン（公開、開放）にしたアーキテクチャ。
RISC-Vが一例。

(注4) 7 nm CMOS

P型トランジスタとN型トランジスタのチャネル長がおよそ7 nmである最先端半導体技術のこと。

(注5) デジタルトランスフォーメーション

デジタル情報処理技術の浸透が人々の生活をあらゆる面でより良い方向に変化させるという概念。

(注6) I o T (Internet of Things)

モノのインターネット。様々なモノ（物）がインターネットのように繋がり、情報交換することにより相互に制御する仕組み。

(注7) センシング

センサーを利用して、長さ、質量、圧力、温度などの物理量や、音・光などを計測、検知すること。

(注8) 5G

第5世代移動通信システムのこと。

(注9) プラットフォーム

商品やサービス・情報を集めた場を提供することで利用客を増やし、市場での優位性を確立するビジネスモデル。また、複数の製品や製品群に共通に用いられる基盤技術のこと。

(注10) アジャイル設計手法

ソフトウェアのアジャイル開発にならって、ハードウェアの実装修正を短期間で繰り返しながらチップを素早く（アジャイルに）開発する自動設計手法。

(注11) 3次元集積技術

従来のチップはシリコン表面に回路を平面的に配置したが（2次元集積）、そのチップを積層実装したり、あるいは1枚のチップにトランジスタを積み重ねたりすることで、回路を立体的に配置する集積技術のこと。

(注12) メガファウンドリ

半導体デバイスを生産する工場のこと。特に世界最大級の規模のファウンドリをメガファウンドリと呼ぶ。

以上